晶圓的尺寸愈大愈好

“晶圓的尺寸”指的是晶圓的直徑，目前矽晶圓的直徑從早期的4吋、6吋發展到目前的8吋、12吋。而矽晶圓經過上面所敘述的“黃光微影技術”、“摻雜技術”、“蝕刻技術”、“薄膜成長技術”等步驟反覆進行后可以得到如圖3-39(a)所示的結果，在矽晶圓上布滿了邊長大約1公分的正方形“晶粒(Die)”，每個“晶�！鄙隙加袛蛋偃f個CMOS，而且每一個“晶�！倍肌巴耆�相同”，最后再將這些正方形的晶粒切開，則可以得到許多“完全相同”的“晶片(Chip)”，每一個晶片經過封裝與測試，就是積體電路了，換句話說，一片矽晶圓就可以產生“數百個”完全相同的“晶片”，所以矽晶圓的尺寸愈大，一次就可以生產愈多的晶片，“每個晶片的單位成本”也就愈低，晶圓廠就是利用這樣的技術“大量生產”以降低成本，顯然晶圓的尺寸是愈大愈好，晶圓尺寸與成本的關系如表3-2所示，表中以“成本/cm2”代表晶圓每平方公分的成本，意思與“每個晶片的單位成本”相同。

或許有人會問，晶圓的尺寸愈大，生產成本難道不會增加嗎？的確，晶圓的尺寸愈大生產成本愈高，例如：12吋晶圓的生產成本大約是6吋晶圓的“2倍”，但是12吋晶圓的“面積”是6吋晶圓的“ 4倍”(邊長2倍，面積4倍)，所以最后得到的晶片數目是4倍，收入也是4倍，顯然還是有利可圖，所以未來晶圓廠朝向12吋晶圓發展是無法避免的。

在圖3-39(a)中將每一個正方形的晶片放大，可以看到其表面四周圍分布了許多凸出的金屬接點，稱為“黏著墊(Bond pad)”，同學們還記得在矽晶圓的構造是在“地下室”有數百萬個CMOS，然后在上方制作多層導線架構，最后這些導線必須與外界連接，由于封裝時是以粗細大約100m(微米)的“金線”與外界連接，因此必須將各層導線(別忘記，多層導線的金屬線寬度只有0.13m)匯合到最上層以后，再將尺寸轉換為大約100m(微米)的“黏著墊(Bond pad )”，再經由“金線”與外界連接，“黏著墊(Bond pad)”的大小約100m(微米)，與“金線”的粗細100m(微米)相當，比較容易使用“打線機”進行打線相連的工作。

【注意】

“晶粒(Die)”和“晶片(Chip)”其實是完全相同的東西，一般我們習慣將晶圓切割前的正方形稱為“晶粒(Die)”，而將晶圓切割后的正方形稱為“晶片(Chip)”。

http://www.sgaaa.com/